PLL电路

一个锁相环PLL电路通常由以下模块组成：

1）鉴相鉴频器PFD（PhaseFrequencyDetector）：对输入的基准信号（来自频率稳定的晶振）和反馈回路的信号进行频率的比较，输出一个代表两者相位差异的信号。

2）低通滤波器LPF（Low-PassFilter）：将PFD中生成的差异信号的高频成分滤除，保留直流部分。

3）压控振荡器VCXO（VoltageControlledOscillator）：根据输入电压，输出对应频率的周期信号。利用变容二极管（偏置电压的变化会改变耗尽层的厚度，从而影响电容大小）与电感构成的LC谐振电路构成，提高变容二极管的逆向偏压，二极管内耗尽层变大，电容变小，LC电路的谐振频率提高，反之，降低逆向偏压时，二极管内电容变大，频率降低。

4）反馈回路FL（FeedbackLoop）：通常由一个分频器实现。将VCXO的输出降低到与基准信号相同级别的频率才能在PFD中比较