为了应用FPGA中内嵌的数字时钟管理（DCM）模块建立可靠的系统时钟。首先对DCM的工作原理进行分析，然后根据DCM的工作原理给出了一种DCM动态重配置的设计方法。DCM动态重配置设计是利用一个常有的时钟对DCM的工作状态标识进行监测，当DCM由于输入时钟的瞬时抖动或突然变化而失锁后，自动产生一个脉冲将DCM复位，使其重新锁定并恢复正常工作。
相关汉字解释：
